Википедия
Verilog-AMS или Verilog Analog Mixed-Signal Simulation (Verilog Аналогово Смешанное Моделирование ( аналоговых и цифровых схем)) — язык описания аппаратуры, был создан компанией Accellera , на основе Verilog-A и Verilog-D с дополнительными возможностями, целью которого является работа с аналоговыми, аналогово-цифровыми системами и интегральными микросхемами , использование модулей, на высоких уровнях поведенческого , и структурного описания систем и её компонент.